VLSI設計（システム、全体検証、アナログ、論理回路、レイアウト）

３５年以上のアナログ回路設計、チップ設計分野での経験がある。
経験のある分野は、イメージセンサ、高速メモリおよびSERDES。
　
　さらに、その経験を生かして、EDAツール評価に適したアナログマクロのテストベンチを作成し、
リリースを行った。複数の企業で現在もそのデータが使われている。
作成したアナログマクロは、全てデジタル制御アナログ回路ブロックで、
デルタシグマADC、SERDES／RX,大容量SRAMなどがある。
この開発の際、デジタルブロックでは、VerilogAという機能記述言語を用いた。
また、テスト時に役にたつ多くのVerilogAマクロも作成した。

　また、アナログ回路向きのEDAツールの評価経験もある。
特にアナログ回路の故障検証、ハイシグマ評価ツールの性能検証を行い、
実際の現場の設計者にそれらの情報を提供している。
　最近のシステムLSIの場合、多くの不具合、歩留まり低下は、チップ上に搭載された
アナログ回路ブロックに起因することが多く、それらを適切に正しく予見することは
経営上も極めて重要となる。これらのツールの評価には、アナログ回路設計経験と
EDAツールの経験が両輪として必要であり、若手のエンジニアがGIVE-UPしたものを
引き受けたものである。

　開発経験のある製品、品種について：
イメージセンサ：構内請負いの形ではあるが、 関東S社のイメージセンサ開発を行った。
もっぱら1.2M,2M,3M,5M,8Mのモバイル用イメージセンサの開発に従事した。
３Mのイメージセンサでは開発初期から関わり、仕様設計、内部構成設計から実際のスキャン系の
回路設計までを 行った。さらに、チップレベルシミュレーションを実現するために画素部のCモデルを開発し、
実際にチップレベル シミュレーションを行った。それによって「一発完動賞」をプロジェクトが受賞できた。
５Mのイメージセンサでは高速シリアルデータ出力回路を担当した。
　また、構内請負としては例外的に、S社において私のアイデアの特許出願も行っている。

　メモリ関係：CAM、SDRAM、大容量SRAM、高速低消費電力アーキテクチャー開発
　関西P社中央研究所半導体グループに配属された。
FORTRANで記述されたSPICE回路シミュレータ改良。DRAMセル回路設計。
センス系設計。TEG設計。チップ設計など一通り経験した。
その際、各種のEDAツールの導入も担当した。
導入経験は、レイアウト検証ツール、レイアウト自動生成ツール。など多数。
研究を通じて多くの論文、学会発表、特許出願を行った。
私が成立させた米国特許によってP社は多額のロイヤリティを得ることができた。

　現在は、軸足を半導体からIOTに移行して、「半導体を使う側」に業務が移っている。
フルスタックエンジニアとしてRapidPOC技術開発に従事中。
企画、仕様決め、アナログ、デジタル、ソフトウェア、クラウドまでを通して担当。

　上記の業務を推進する際に、足りない道具は作るというポリシーの元多くのソフトウェアツールを作成してきた。
利用可能言語は、
PERL、C++、VerilogA、Python、PHP PERLによる大容量テキスト処理、OpenCVによる画像処理、
platFormIOなどによるIOTマイコンプログラム開発など。
また、最近のPOCでは必須となる、スマホ対応（Android-Java,NDK)、クラウド（AWS）業務も行っている。

　副業としての「顧問」業としては、上記の現在の業務である「半導体を使う側」と
コンフリクトしない、「半導体を作る側」の業務に携わることを期待している。
　具体的には、
１：会議などを通したアドバイスなど。
２：アプリケーションノートなどの作成
３：特許を含む技術調査と評価、意見具申
４：半導体評価に必要な各種ソフトウェアツールの作成
さらに、PCとEDAツール（サーバー）を貸与していただければ
５：アナログ回路設計、チップレベルシミュレーション検証、レイアウト